LABORATORIO I SISTEMAS DIGITALES
COMPUERTAS LOGICAS REALIZADAS CON NAND
INTRODUCCION: Una compuerta lógica es un dispositivo electrónico con una función booleana. Estas compuertas pueden realizar operaciones básicas como Sumar, multiplicar, negar o afirmar, incluyen o excluyen según sus propiedades lógicas. Se pueden aplicar a tecnología electrónica, eléctrica, mecánica, hidráulica y neumática. Una compuerta lógica nos permite obtener resultados, dependiendo de los valores de las señales que le ingresemos. Es necesario aclarar entonces que las compuertas lógicas se comunican entre sí, usando el sistema BINARIO. Este consta de solo 2 indicadores 0 y 1 llamados BIT dado que en electrónica solo hay 2 valores equivalentes para Tecnología TTL 0=0volt 1=5volt y para tecnología CMOS 0=0volt 1=3,3volt respectivamente. Es decir que cuando conectamos una compuerta a el negativo equivale a introducir un cero (0) y por el contrario si derivamos la entrada a VCC le estamos enviando un uno (1).
Uno de los objetivos propuestos para este laboratorio es demostrar que la compuerta NAND es universal y con una combinación de esta podemos obtener cada una de las compuertas lógicas.
TTL (transistor transistor logic)
Esta tecnología utiliza una tensión de alimentación comprendida entre los 4,75V y los 5,25V, sus niveles lógicos se definen en los rangos de 0,2V y 0,8V para el nivel bajo o Low (0) y 2,4 en adelante para el nivel Alto o Higth (1). De acuerdo a los resultados Obtenidos en el laboratorio tenemos que la Tecnología TTL comparada con la CMOS tiene un consumo mayor en corriente aunque su diferencia no es muy grande.
Uno de los objetivos propuestos para este laboratorio es demostrar que la compuerta NAND es universal y con una combinación de esta podemos obtener cada una de las compuertas lógicas.
 |
| Fig1. Compuerta Buffer con una NAND Tecnología TTL |
Esta tecnología utiliza una tensión de alimentación comprendida entre los 4,75V y los 5,25V, sus niveles lógicos se definen en los rangos de 0,2V y 0,8V para el nivel bajo o Low (0) y 2,4 en adelante para el nivel Alto o Higth (1). De acuerdo a los resultados Obtenidos en el laboratorio tenemos que la Tecnología TTL comparada con la CMOS tiene un consumo mayor en corriente aunque su diferencia no es muy grande.
 |
| Fig2. Compuerta Buffer con una NAND Tecnología CMOS |
Esta familia lógica utiliza una tensión de alimentación de 3,5V, sus niveles lógicos van a 1,5V toma nivel Bajo (0) y con 3,5V como nivel Alto. Co los resultados obtenidos en el laboratorio realizados y las compuertas obtenidas mediante la combinación de la compuerta NAND pudimos observar que la corriente consumida por las compuertas CMOS con respectos a las TTL es menor
CUADRO COMPARATIVO OBTENIDO EN EL LABORATORIO
